PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-015620

(43) Date of publication of application: 17.01.1995

(51)Int.Cl.

H04N 5/06

(21)Application number: 05-184497

(71)Applicant: CLARION CO LTD

(22)Date of filing:

28.06.1993


(72)Inventor: YASUI SATOSHI

(54) HORIZONTAL SYNCHRONIZING CIRCUIT

(57)Abstract:

PURPOSE: To minimize the horizontal synchronizing jitters that are caused in a TV mobile reception state by reducing the loop gain especially the DC loop gain of a PLL circuit by a loop gain attenuating means.

CONSTITUTION: This horizontal synchronizing circuit consists of a phase comparator 31, a low-pass filter (LPF) 32, a loop gain attenuator 33, a voltage control oscillator(VCO) 34, and a divider 35. The pulse (horizontal synchronizing signal) generated by a pulse generating circuit is applied to a terminal (a). A terminal (c) is connected to a timing generating circuit. To reduce the loop gain especially the DC loop gain is effective to reduce the image distortions that are caused by the horizontal disturbance in a TV mobile reception state.



Therefore the DC loop is reduced by the attenuator 33. Thus it is possible to improve the visual recognizing performance of a TV mobile reception screen by the reduction of the image distortions and also to prevent the malfunctions of a diver by the stabilization of a diver control synchronizing circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

REST AVAILABLE COPY

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-15620

(43)公開日 平成7年(1995)1月17日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

H04N 5/06

Z

審査請求 未請求 請求項の数3 FD (全 6 頁)

(21)出願番号

特願平5-184497

(22)出願日

平成5年(1993)6月28日

(71)出願人 000001487

クラリオン株式会社

東京都文京区白山5丁目35番2号

(72) 発明者 安井 聡

東京都文京区白山5丁目35番2号 クラリ

オン株式会社内


(74)代理人 弁理士 永田 武三郎

(54) 【発明の名称】 水平同期回路

(57)【要約】

【目的】 TV移動受信時等において生じる水平同期の ジッタを最小限に抑えるための水平同期回路を提供する ことである。

【構成】 水平同期信号が入力されるPLL回路において、LPF32とVCO34との間に、ループゲイン減衰器33を挿入する。この減衰器33によりPLL回路のDCループゲインを下げて、水平同期の乱れにより生ずる画像歪みを低減させる。



1

【特許請求の範囲】

【請求項1】 位相比較器と、ローパスフィルタと、電 圧制御型発振器と、分周器とを有し、映像信号より分離 した水平同期信号と分周器の出力信号とを上記位相比較 器に入力するようになっているPLL回路を備えた水平 同期回路において、

前記ローパスフィルタと電圧制御型発振器との間に、ル ープゲイン減衰手段を挿入したことを特徴とする水平同 期回路。

前記PLL回路のロック検出手段と、該 10 【請求項2】 ロック検出手段の出力に応じて前記ループゲイン減衰手 段の減衰率を切換えるループゲイン切替手段と、を備え たことを特徴とする請求項1に記載の水平同期回路。

【請求項3】 前記ループゲイン減衰手段は抵抗とオペ アンプとから成ることを特徴とする請求項1に記載の水 平同期回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はテレビジョン受像機の水 平同期回路に関する。

[0002]

【従来の技術】図4は従来の一般的なテレビジョン受像 機の水平同期回路を示す。図4において、入力端子1か らの受信映像検波信号を同期分離回路2に加え、そこ で、同期信号を分離する。同期分離回路2で分離された 水平同期信号と、後述する水平ドライブ回路5からフィ ードパックされた信号(一般的には鋸波信号)とによ り、水平AFC(自動周波数制御)回路3において、水 平発振回路4の制御電圧を作る。この制御電圧により水 平発振回路4の発振周波数を制御する。水平発振回路4 からは、水平発振回路4で発生したクロックを分周した f』(f』は1水平走査期間) 周期のパルスを出力し、水 平ドライブ回路5に送る。水平ドライブ回路5では、水 平偏向コイル6をドライブするために必要な波形を作 る。ただし、水平ドライブ回路5は、AFC回路3にフ ィードパックする鋸波信号を作るための積分回路を含ん でいる。

【0003】図4において、受信映像検波信号にゴース トやノイズがなく、シンクチップクランプされた状態で は、各部の波形は図5のようになる。すなわち、図5の (a) は受信映像信号の波形図、(b) は同期分離回路 2からの水平同期信号の波形図、(c)は水平発振回路 4からの所定周期のパルスの波形図、(d) は水平ドラ イブ回路5の水平ドライブパルスの波形図である。一 方、受信映像信号にゴーストやノイズが含まれると、図 5 (a) ~ (d) の波形は図7 (a) ~ (d) の波形と

【0004】図5の状態では、(d)の水平ドライブパ ルスの位相は(a)および(b)の水平同期パルスの位

に、画像の歪みのない水平方向に安定した画像が得られ

るが、図7の状態では、(d)の位相は、(a)および (b) の水平同期信号の位相とずれを生じ、図8 (a) のような画像の歪みを生ずる。

【0005】そこで本発明者は、先にこのような受信電 界強度レベルの低下やゴーストやノイズ等の混入による 画像歪みを補正し、受信状態の悪条件下でも歪みのない 安定した再生画面を得ることができるテレビジョン受像 機の水平同期回路を、特願平2-199705号(特開 平4-84567号) で提案した。

【0006】従来の受像機の前記した水平AFC回路も PLL回路の一種であるが、特に水平AFC回路のルー プゲインは非常に高く設定されており、入力信号(図2) 中の同期分離回路2から出力される分離された水平同期 信号)に対する追従性はよいが、このことはかえって逆 にノイズに対する悪影響を及ぼす。これを解決するため 前記水平同期回路では上記水平AFC回路とは別にPL L回路を付加し、ノイズに対する安定性を向上させるよ うにしている。図6は前記テレビジョン受像機の水平同 20 期回路の構成図で、7はパルス発生回路、8はコンパレ ータ、9はループフィルタ、10は電圧制御発振回路 (VCO)、11はタイミング発生回路である。

【0007】図4と同じ番号のものは同じ構成のもので ある。水平発振回路 4 から出力された周期 f g のパルス をパルス発生回路?に入力する。パルス発生回路?から は図7(d)に示す波形のパルスを出力する。一方、タ イミングパルス発生回路11では、図7(d')に示す 波形のパルスが作られる。

【0008】図7(d)と(d')に示す波形のパルス 30 をコンパレータ8に入力し、それらを比較してループフ ィルタ9に出力する。ループフィルタ9の出力電圧は、 図7(d)と(d')のパルスの位相差に応じて変化 し、電圧制御発振回路10に入力される。この電圧制御 発振回路10では、この位相差に応じた制御電圧により 発振周波数が変化する。発振回路10の出力は4f sc (14. 318 MHz) のクロックであり、このクロッ クを基に、タイミング回路11で水平および垂直同期の パルスを作り、垂直同期の信号を垂直同期回路へ、水平 同期のパルスを水平ドライブ回路5へ送る。このように して作られた水平ドライプパルスは図?(e)のように なり、従来方式の水平ドライプパルス(図7(d)に相 当) に比べ安定した水平同期信号に対する位相ずれが補 正され、図8(b)のような歪みのない画像が得られ

【0009】なお、図に示す例では、水平発振回路4と コンパレータ8との間にパルス発生回路7を設け、図7 (c) のパルスを図7 (d) に変換させた場合を示した が、直接、図7(c)のパルスをコンパレータ8に入力 することも可能である。この場合、タイミング発生回路 相と一致しており、受像機では、図8(b)に示すよう 50 11からコンパレータ8に入力する波形も図7(c)と

3

同様、デューティ比50%としなければならない。 [0010]

【発明が解決しようとする課題】さて、一般にPLL回 路の安定性能と定常特性は相反する関係にあり、ロック アップタイムを速くしようとすると雑音特性が広がり定 常時の特性が劣化する。これを改善するために従来は図 9に示すような「2モードPLL」と呼ばれる方法が用 いられていた。同図において、20は位相比較器、21 は直交位相検波器、22および23は搬送波除去LPF (ローパスフィルタ)、24は直流増幅器、25はモー 10 ドスイッチ、26は2モードループフィルタ、27はV CO(電圧制御型発振器)、28は-90°移相回路で ある。

【0011】上述した2モードPLL方式の回路は、モ ードスイッチ25によって2モードフィルタ26の時定 数を切替えており、その周波数特性は図10に示すよう になる。しかるにこの方式は弱電界地域などの家庭用T V受信機には有効であるが、移動TV受信用としてはま だ不十分である。車載用テレビ受信機においては走行時 の移動受信に際し、ゴーストなどのノイズの発生位置や 頻度の時間的変化が激しいため、特にD/U比が大幅に 低下した時は画像乱れが著しくなる欠点がある。このよ うな位相誤差による画像歪みを軽減する方法として前記 特願平2-19970号の方法を提案した訳であるが、 この方法では車両停止時などの固定受信では画像でみを 軽減する効果があるが、走行中は画像歪みは軽減できて も、図8(a)に示すような画面全体の水平方向のふら つき(フラッター)が生じてしまうことがある。

【0012】このため本発明者は、更に、特願平2-3 24590号(特開平4-192885号)において、 ループゲインの異なる2つのPLL回路を用いた水平同 期回路を提案しているが、回路構成が複雑かつ大規模と なってしまい実用的でなく、この点で未だ改良の余地が ある。

【0013】本発明の目的はテレビ移動受信時に生じる 水平同期のジッタを最小限に抑え、更には受信チャンネ ル切替時などにおいてロックがはずれた場合のロック引 き込み時間を短縮することを可能とした水平同期回路を 提供することにある。

[0014]

【課題を解決するための手段】上記目的を達成するた め、本発明は、位相比較器と、ローパスフィルタと、電 圧制御型発振器と、分周器とを有し、映像信号より分離 した水平同期信号と分周器の出力信号とを上記位相比較 器に入力するようになっているPLL回路を備えた水平 同期回路において、前記ローパスフィルタと電圧制御型 発振器との間に、ループゲイン減衰手段を挿入したこと を要旨とする。

【0015】なお、受信局切替などによりPLL回路が

み時間) 短縮のためには、ロック検出手段およびループ ゲイン切替手段を設けるのが好適である。

[0016]

【作用】TV移動受信時には前述した理由で水平同期の 乱れにより画像歪みを生じるが、前記ループゲイン減衰 手段によりPLL回路のループゲイン、特にDCループ ゲインを下げることによって上記画像歪みを低減するこ とができる。

[0017]

【実施例】以下図面に示す本発明の実施例を説明する。 図1は本発明の水平同期回路に使用されるPLL回路の 一実施例である。同図において、31は位相比較器、3 2はローパスフィルタ (LPF)、33はループゲイン 減衰器、34は電圧制御型発振器(VCO)、35は分 周器である。端子aには前記パルス発生回路7からのパ ルスd (水平同期信号) が印加され、また端子c は前記 タイミング発生回路11に接続される。

【0018】本発明者の究明した所によれば、TV移動 受信時に水平同期の乱れにより生じる画像歪みを低減す るにはPLL回路のループゲイン、特にDCループゲイ ンを下げるのが効果的であるのが判明している。そのた め図1の実施例では減衰器33によりDCループゲイン を低下させている。前記した従来の2モードPLL方式 の回路では2モードループフィルタ26のコンデンサc の値を大きくしない限りDCループゲインを下げること ができない。しかしコンデンサcの値を大きくし過ぎる とPLLのループ特性が不安定になりやすく、従って2 モードPLL方式ではTV移動受信時に生じる画像歪み を低減することができない。

30 【0019】図2は本発明の他の実施例で、更に、受信 チャンネル切替時などロックがはずれた場合の引き込み 時間を短縮するため、ロック検出器36、ループゲイン 切替器37が設けられている。ロック検出器36として は、例えば、フリップフロップFFが用いられ、切替器 37としてはスイッチSWが用いられる。また減衰器3 3としては、例えば、オペアンプ33a、基準電源33 b、抵抗R₁, R₂, R₃で構成され、抵抗R₃の両端には スイッチSWが接続されている。

【0020】図2において端子aに入力された水平同期 **40** 信号をクロック、分周器 3 5 の出力をデータとすれば、 ロック検出器36はPLL回路が入力にロックしている か否かの判定を行うことができる。ロック検出器36の 出力(ハイまたはローの2値出力)によりループゲイン 切替器37のスイッチSWはオープンまたはショートと なる.

[0021] CCT, $R1=R2+R3:R2 < R3 \ge$ すれば、減衰器33の入力と出力との比はスイッチSW がオープンのとき1:1、ショートのとき1:α (R 2 /R 1 = α)となり、 α の値を小さくとればD Cループ 入力に非同期になった時のロックアップタイム(引き込 50 ゲインを下げることができる。図3の実線はスイッチS

5

Wがオープンのとき、破線はショートのときのPLL回路の周波数特性を示す。以上により図2のPLL回路はアンロック時には図3の実線の特性、ロック時には図3の破線の特性をとり、ロック時の安定性能に優れ且つ引き込みの速いTV移動受信に適した水平同期回路が実現される。

[0022]

【発明の効果】以上説明したように本発明によれば、画像歪みの低減によるTV移動受信画面の視認性向上を達成でき、またダイバー制御用同期回路の安定化によるダ 10イバー誤動作の防止を図ることができる。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示すプロック図である。
- 【図2】本発明の他の実施例を示すプロック図である。
- 【図3】図2の実施例の周波数特性図である。
- 【図4】従来の一般的なテレビジョン受像機の水平同期 回路を示すプロック図である。

6 【図5】安定した受信状態の図4の各部の波形図である。

【図6】改良された水平同期回路の一例を示すプロック 図である。

【図7】受信映像検波信号にノイズやゴーストが混入した場合の図4および図6の各部の波形図である。

【図8】画像の歪みを示す説明図である。


【図9】従来の2モードPLL方式の回路図である。

【図10】図9の方式の周波数特性図である。


0 【符号の説明】

- 31 位相比較器
- 32 LPF
- 33 減衰器
- 34 VCO
- 35 分周器
- 36 ロック検出器
- 37 ループゲイン切替器

【図1】




[図3]




【図2】


[図4]



【図5】



[図8]



(a)

